SN65DSI84TPAPRQ1 TI
Disponible
SN65DSI84TPAPRQ1 TI
1 Características 1• Calificado para aplicaciones automotrices • Calificado AEC-Q100 con los siguientes resultados: – Grado de temperatura del dispositivo 2: –40 °C a 105 °C Temperatura ambiente de funcionamiento – Dispositivo HBM Clasificación ESD Nivel 3A – Dispositivo CDM Clasificación ESD Nivel C6 • Implementa MIPI D-PHY versión 1.00.00 Interfaz serial de pantalla y front-end de capa física (DSI) versión 1.02.00 • Receptor DSI de un solo canal configurable para uno, Dos, tres o cuatro carriles de datos D-PHY por canal que funcionan hasta 1 Gbps por carril • Admite paquetes de vídeo DSI de 18 bpp y 24 bpp con formatos RGB666 y RGB888 • Adecuado para resolución WUXGA 1920 × 1200 de 60 fps a color de 18 bpp y 24 bpp, y resolución de 1366 × 768 a 18 bpp y 24 bpp • Salida configurable para LVDS de enlace único o doble • Admite el modo de funcionamiento DSI de un solo canal a LVDS de enlace doble • Rango de reloj de salida LVDS de 25 MHz a 154 MHz en modo de enlace doble o enlace único • El reloj de píxeles LVDS puede provenir de un reloj D-PHY continuo FreeRunning o un reloj de referencia externo (REFCLK) • Fuente de alimentación VCC principal de 1,8 V • Las características de baja potencia incluyen modo SHUTDOWN, oscilación reducida del voltaje de salida LVDS, modo común y compatibilidad con el estado de energía ultra baja (ULPS) MIPI • LVDS Channel SWAP, Función inversa de orden de pines LVDS para facilitar el enrutamiento de PCB • Empaquetado en paquete PowerPAD™ IC HTQFP (PAP) de 10 mm × 10 mm de 64 pines
1 Características 1• Calificado para aplicaciones automotrices • Calificado AEC-Q100 con los siguientes resultados: – Grado de temperatura del dispositivo 2: –40 °C a 105 °C Temperatura ambiente de funcionamiento – Dispositivo HBM Clasificación ESD Nivel 3A – Dispositivo CDM Clasificación ESD Nivel C6 • Implementa MIPI D-PHY versión 1.00.00 Interfaz serial de pantalla y front-end de capa física (DSI) versión 1.02.00 • Receptor DSI de un solo canal configurable para uno, Dos, tres o cuatro carriles de datos D-PHY por canal que funcionan hasta 1 Gbps por carril • Admite paquetes de vídeo DSI de 18 bpp y 24 bpp con formatos RGB666 y RGB888 • Adecuado para resolución WUXGA 1920 × 1200 de 60 fps a color de 18 bpp y 24 bpp, y resolución de 1366 × 768 a 18 bpp y 24 bpp • Salida configurable para LVDS de enlace único o doble • Admite el modo de funcionamiento DSI de un solo canal a LVDS de enlace doble • Rango de reloj de salida LVDS de 25 MHz a 154 MHz en modo de enlace doble o enlace único • El reloj de píxeles LVDS puede provenir de un reloj D-PHY continuo FreeRunning o un reloj de referencia externo (REFCLK) • Fuente de alimentación VCC principal de 1,8 V • Las características de baja potencia incluyen modo SHUTDOWN, oscilación reducida del voltaje de salida LVDS, modo común y compatibilidad con el estado de energía ultra baja (ULPS) MIPI • LVDS Channel SWAP, Función inversa de orden de pines LVDS para facilitar el enrutamiento de PCB • Empaquetado en paquete PowerPAD™ IC HTQFP (PAP) de 10 mm × 10 mm de 64 pines
Asegúrese de que su información de contacto sea correcta. Usted El mensaje se enviará directamente al destinatario o destinatarios y no se ser exhibidos públicamente. Nunca distribuiremos ni venderemos su personal información a terceros sin Su permiso expreso.
