SAK-TC264D-40F200W BC Infineon
Disponible
SAK-TC264D-40F200W BC Infineon
La familia de productos TC26x tiene las siguientes características: • Microcontrolador de alto rendimiento con dos núcleos de CPU • Una CPU TriCore superescalar de 32 bits (TC1.6P), que tiene las siguientes características: – Rendimiento superior en tiempo real – Fuerte manejo de bits – Capacidades DSP totalmente integradas – Unidad de multiplicación y acumulación capaz de sostener 2 operaciones MAC por ciclo – Operación de hasta 200 MHz en un rango de temperatura completo – Hasta 120 Kbytes de datos Scratch-Pad RAM (DSPR) – hasta 32 Kbyte de instrucciones RAM Scratch-Pad (PSPR) – Caché de instrucciones de 16 Kbytes (ICACHE) – Caché de datos de 8 Kbytes (DCACHE) • CPU TriCore escalar de bajo consumo (TC1.6E), que tiene las siguientes características: – Compatibilidad de código binario con TC1.6P – Operación de hasta 200 MHz en un rango de temperatura completo – hasta 72 Kbytes de memoria RAM de bloc de notas (DSPR) – hasta 16 Kbytes de RAM de bloc de notas para rastras (PSPR) – Caché de instrucciones de 8 Kbytes (ICACHE) – Búfer de lectura de datos de 0,125 Kbytes (DRB) • Núcleo de sombra bloqueado para TC1.6P • Múltiples memorias en chip – Todas las NVM y SRAM integradas están protegidos por ECC – hasta 2,5 Mbytes Memoria flash de programa (PFLASH) – hasta 96 Kbytes de memoria flash de datos (DFLASH) utilizable para la emulación de EEPROM – 0 Kbyte de memoria (LMU) – BootROM (BROM) • Controlador DMA de 48 canales con transferencia de datos segura • Sofisticado sistema de interrupción (protegido por ECC) • Estructura de bus en chip de alto rendimiento – Interconexión de barra cruzada (SRI) de 64 bits que proporciona un acceso paralelo rápido entre los maestros de bus, CPU y memorias: bus periférico del sistema (SPB) de 32 bits para unidades periféricas y funcionales en chip: un puente de bus (puente SFI) • Unidad de gestión de seguridad (SMU) que maneja alarmas de monitor de seguridad • Unidad de prueba de memoria con funciones ECC, inicialización de memoria y MBIST (MTU) • Monitor de E/S de hardware (IOM) para la verificación de E/S digitales • Unidades periféricas versátiles en chip: cuatro canales serie asíncronos/sincrónicos (ASCLIN) con soporte de hardware LIN (V1.3, V2.0, V2.1 y J2602) hasta 50 MBaud – Cuatro canales de interfaz SPI en cola (QSPI) con capacidad maestra y esclava de hasta 50 Mbit/s – Enlace serie de alta velocidad (HSSL) para comunicación en serie entre procesadores de hasta 320 Mbit/s
– Dos interfaces de micro segundo bus (MSC) en serie para la expansión del puerto serie a dispositivos de alimentación externos – Un módulo MultiCAN+ con 5 nodos CAN y 256 objetos de mensajes asignables libres para un manejo de datos de alta eficiencia a través de almacenamiento en búfer FIFO y transferencia de datos de puerta de enlace – 6 canales de transmisión de nibble de borde único (SENT) para la conexión a sensores – Un módulo FlexRayTM con 2 canales (E-Ray) compatibles con V2.1 – Un módulo de temporizador genérico (GTM) que proporciona un potente conjunto de filtrado de señal digital y temporizador funcionalidad para realizar una gestión autónoma y compleja de entrada/salida – Un módulo de captura / comparación 6 (dos kernels CCU60 y CCU61) – Una unidad de temporizador de propósito general 12 (GPT120) – Interfaz de sensor periférico de tres canales conforme a V1.3 (PSI5) – Interfaz de sensor periférico con PHY en serie (PSI5-S) – Interfaz de bus de circuito interintegrado (I2C) conforme a V2.1 – MAC Ethernet de IEEE802.3 con interfaces RMII y MII (ETH) • Controlador de espera de 8 bits (TC2x_SCR) – Dos temporizadores de 8 bits – Uno Temporizador de 16 bits - Unidad de comparación de captura Timer 2 - Reloj en tiempo real - Receptor/transmisor asíncrono universal - Interfaz serial síncrona de alta velocidad - Filtro CAN de activación • ADC de aproximación sucesiva versátil (VADC) - Clúster de 4 núcleos ADC independientes - Rango de voltaje de entrada de 0 V a 5.5V (suministro ADC) - ADC Delta-Sigma (DSADC) - Tres / Cuatro canales - Puertos de E/S programables digitales • Soporte de depuración en chip para OCDS Nivel 1 (CPU , DMA, On Chip Chip de Dispositivo de Emulación Dedicado disponible (ED) – depuración multinúcleo, rastreo en tiempo real y calibración – Aurora Gigabit Trace Port (AGBT) en algunas variantes (Ver más abajo) – interfaz JTAG (IEEE 1149.1) o DAP (Device Access Port) de cuatro/cinco hilos • Sistema de administración de energía y reguladores en chip • Unidad de generación de reloj con sistema PLL y Flexray PLL • Regulador de voltaje integrado
La familia de productos TC26x tiene las siguientes características: • Microcontrolador de alto rendimiento con dos núcleos de CPU • Una CPU TriCore superescalar de 32 bits (TC1.6P), que tiene las siguientes características: – Rendimiento superior en tiempo real – Fuerte manejo de bits – Capacidades DSP totalmente integradas – Unidad de multiplicación y acumulación capaz de sostener 2 operaciones MAC por ciclo – Operación de hasta 200 MHz en un rango de temperatura completo – Hasta 120 Kbytes de datos Scratch-Pad RAM (DSPR) – hasta 32 Kbyte de instrucciones RAM Scratch-Pad (PSPR) – Caché de instrucciones de 16 Kbytes (ICACHE) – Caché de datos de 8 Kbytes (DCACHE) • CPU TriCore escalar de bajo consumo (TC1.6E), que tiene las siguientes características: – Compatibilidad de código binario con TC1.6P – Operación de hasta 200 MHz en un rango de temperatura completo – hasta 72 Kbytes de memoria RAM de bloc de notas (DSPR) – hasta 16 Kbytes de RAM de bloc de notas para rastras (PSPR) – Caché de instrucciones de 8 Kbytes (ICACHE) – Búfer de lectura de datos de 0,125 Kbytes (DRB) • Núcleo de sombra bloqueado para TC1.6P • Múltiples memorias en chip – Todas las NVM y SRAM integradas están protegidos por ECC – hasta 2,5 Mbytes Memoria flash de programa (PFLASH) – hasta 96 Kbytes de memoria flash de datos (DFLASH) utilizable para la emulación de EEPROM – 0 Kbyte de memoria (LMU) – BootROM (BROM) • Controlador DMA de 48 canales con transferencia de datos segura • Sofisticado sistema de interrupción (protegido por ECC) • Estructura de bus en chip de alto rendimiento – Interconexión de barra cruzada (SRI) de 64 bits que proporciona un acceso paralelo rápido entre los maestros de bus, CPU y memorias: bus periférico del sistema (SPB) de 32 bits para unidades periféricas y funcionales en chip: un puente de bus (puente SFI) • Unidad de gestión de seguridad (SMU) que maneja alarmas de monitor de seguridad • Unidad de prueba de memoria con funciones ECC, inicialización de memoria y MBIST (MTU) • Monitor de E/S de hardware (IOM) para la verificación de E/S digitales • Unidades periféricas versátiles en chip: cuatro canales serie asíncronos/sincrónicos (ASCLIN) con soporte de hardware LIN (V1.3, V2.0, V2.1 y J2602) hasta 50 MBaud – Cuatro canales de interfaz SPI en cola (QSPI) con capacidad maestra y esclava de hasta 50 Mbit/s – Enlace serie de alta velocidad (HSSL) para comunicación en serie entre procesadores de hasta 320 Mbit/s
– Dos interfaces de micro segundo bus (MSC) en serie para la expansión del puerto serie a dispositivos de alimentación externos – Un módulo MultiCAN+ con 5 nodos CAN y 256 objetos de mensajes asignables libres para un manejo de datos de alta eficiencia a través de almacenamiento en búfer FIFO y transferencia de datos de puerta de enlace – 6 canales de transmisión de nibble de borde único (SENT) para la conexión a sensores – Un módulo FlexRayTM con 2 canales (E-Ray) compatibles con V2.1 – Un módulo de temporizador genérico (GTM) que proporciona un potente conjunto de filtrado de señal digital y temporizador funcionalidad para realizar una gestión autónoma y compleja de entrada/salida – Un módulo de captura / comparación 6 (dos kernels CCU60 y CCU61) – Una unidad de temporizador de propósito general 12 (GPT120) – Interfaz de sensor periférico de tres canales conforme a V1.3 (PSI5) – Interfaz de sensor periférico con PHY en serie (PSI5-S) – Interfaz de bus de circuito interintegrado (I2C) conforme a V2.1 – MAC Ethernet de IEEE802.3 con interfaces RMII y MII (ETH) • Controlador de espera de 8 bits (TC2x_SCR) – Dos temporizadores de 8 bits – Uno Temporizador de 16 bits - Unidad de comparación de captura Timer 2 - Reloj en tiempo real - Receptor/transmisor asíncrono universal - Interfaz serial síncrona de alta velocidad - Filtro CAN de activación • ADC de aproximación sucesiva versátil (VADC) - Clúster de 4 núcleos ADC independientes - Rango de voltaje de entrada de 0 V a 5.5V (suministro ADC) - ADC Delta-Sigma (DSADC) - Tres / Cuatro canales - Puertos de E/S programables digitales • Soporte de depuración en chip para OCDS Nivel 1 (CPU , DMA, On Chip Chip de Dispositivo de Emulación Dedicado disponible (ED) – depuración multinúcleo, rastreo en tiempo real y calibración – Aurora Gigabit Trace Port (AGBT) en algunas variantes (Ver más abajo) – interfaz JTAG (IEEE 1149.1) o DAP (Device Access Port) de cuatro/cinco hilos • Sistema de administración de energía y reguladores en chip • Unidad de generación de reloj con sistema PLL y Flexray PLL • Regulador de voltaje integrado
Asegúrese de que su información de contacto sea correcta. Usted El mensaje se enviará directamente al destinatario o destinatarios y no se ser exhibidos públicamente. Nunca distribuiremos ni venderemos su personal información a terceros sin Su permiso expreso.
