S9S12DG12F1MFUE NXP
Disponible
S9S12DG12F1MFUE NXP
• HCS12 Core: CPU HCS12 de 16 bits i. Compatible con M68HC11 conjunto de instrucciones ii. Apilamiento de interrupciones y modelo de programador idéntico al M68HC11 iii.20 bits ALU iv. Cola de instrucciones v. Direccionamiento indexado mejorado – MEBI (Interfaz de bus externo multiplexado) – MMC (Control de mapeo de módulos) – INT (Control de interrupción) – BKP (Puntos de interrupción) – BDM (Módulo de depuración en segundo plano) • CRG (Generador de reloj y reinicio) – Elección de oscilador Colpitts de baja corriente o oscilador Pierce estándar – PLL – Perro guardián COP – Interrupción en tiempo real – Monitor de reloj • Puertos de 8 y 4 bits con funcionalidad de interrupción Guía del usuario del dispositivo — 9S12DT128DGV2/D V02.16 26 Freescale Semiconductor – Filtrado digital – Disparador programable de flanco ascendente o descendente • Memoria – 128K Flash EEPROM – 2K bytes EEPROM – 8K bytes RAM • Dos convertidores analógicos a digitales de 8 canales – Resolución de 10 bits – Capacidad de disparo de conversión externa • Tres módulos compatibles con software CAN 2.0 A, B de 1 M bit por segundo – Cinco búferes de recepción y tres de transmisión – Filtro de identificador flexible programable como 2 x 32 bits, 4 x 16 bits u 8 x 8 bits – Cuatro canales de interrupción separados para Rx, Tx, error y activación - Función de activación del filtro de paso bajo - Bucle invertido para la operación de autoprueba - Temporizador de captura mejorado - Contador principal de 16 bits con preescalador de 7 bits - 8 canales de comparación de entrada, captura o salida programables - Cuatro acumuladores de pulsos de 8 bits o dos de 16 bits - 8 canales PWM - Período y ciclo de trabajo programables - 8 bits, 8 canales o 16 bits 4 canales - Control separado para cada ancho de pulso y ciclo de trabajo - Salidas alineadas al centro o a la izquierda - Lógica de selección de reloj programable con una amplia gama de frecuencias – Entrada de apagado de emergencia rápida – Utilizable como entradas de interrupción • Interfaces seriales – Dos interfaces de comunicaciones en serie asíncronas (SCI) – Dos interfaces periféricas en serie síncronas (SPI) – Byteflight • Guía del usuario del dispositivo del controlador de enlace de datos de bytes (BDLC) — 9S12DT128DGV2/D V02.16 Freescale Semiconductor 27 • Interfaz de red de comunicaciones de datos SAE J1850 Clase B - Compatible y compatible con ISO para baja velocidad (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints
• HCS12 Core: CPU HCS12 de 16 bits i. Compatible con M68HC11 conjunto de instrucciones ii. Apilamiento de interrupciones y modelo de programador idéntico al M68HC11 iii.20 bits ALU iv. Cola de instrucciones v. Direccionamiento indexado mejorado – MEBI (Interfaz de bus externo multiplexado) – MMC (Control de mapeo de módulos) – INT (Control de interrupción) – BKP (Puntos de interrupción) – BDM (Módulo de depuración en segundo plano) • CRG (Generador de reloj y reinicio) – Elección de oscilador Colpitts de baja corriente o oscilador Pierce estándar – PLL – Perro guardián COP – Interrupción en tiempo real – Monitor de reloj • Puertos de 8 y 4 bits con funcionalidad de interrupción Guía del usuario del dispositivo — 9S12DT128DGV2/D V02.16 26 Freescale Semiconductor – Filtrado digital – Disparador programable de flanco ascendente o descendente • Memoria – 128K Flash EEPROM – 2K bytes EEPROM – 8K bytes RAM • Dos convertidores analógicos a digitales de 8 canales – Resolución de 10 bits – Capacidad de disparo de conversión externa • Tres módulos compatibles con software CAN 2.0 A, B de 1 M bit por segundo – Cinco búferes de recepción y tres de transmisión – Filtro de identificador flexible programable como 2 x 32 bits, 4 x 16 bits u 8 x 8 bits – Cuatro canales de interrupción separados para Rx, Tx, error y activación - Función de activación del filtro de paso bajo - Bucle invertido para la operación de autoprueba - Temporizador de captura mejorado - Contador principal de 16 bits con preescalador de 7 bits - 8 canales de comparación de entrada, captura o salida programables - Cuatro acumuladores de pulsos de 8 bits o dos de 16 bits - 8 canales PWM - Período y ciclo de trabajo programables - 8 bits, 8 canales o 16 bits 4 canales - Control separado para cada ancho de pulso y ciclo de trabajo - Salidas alineadas al centro o a la izquierda - Lógica de selección de reloj programable con una amplia gama de frecuencias – Entrada de apagado de emergencia rápida – Utilizable como entradas de interrupción • Interfaces seriales – Dos interfaces de comunicaciones en serie asíncronas (SCI) – Dos interfaces periféricas en serie síncronas (SPI) – Byteflight • Guía del usuario del dispositivo del controlador de enlace de datos de bytes (BDLC) — 9S12DT128DGV2/D V02.16 Freescale Semiconductor 27 • Interfaz de red de comunicaciones de datos SAE J1850 Clase B - Compatible y compatible con ISO para baja velocidad (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints
Asegúrese de que su información de contacto sea correcta. Usted El mensaje se enviará directamente al destinatario o destinatarios y no se ser exhibidos públicamente. Nunca distribuiremos ni venderemos su personal información a terceros sin Su permiso expreso.
