MCIMX6QP6AVT1AB NXP

• Procesador Arm Cortex-A9 MPCore 4xCPU (con TrustZone®) • La configuración del núcleo es simétrica, donde cada núcleo incluye: — Caché de instrucciones L1 de 32 KByte — Caché de datos L1 de 32 KByte
— Temporizador privado y perro guardián — Coprocesador Cortex-A9 NEON MPE (Media Processing Engine) El complejo Arm Cortex-A9 MPCore incluye: • Controlador de interrupción general (GIC) con soporte para 128 interrupciones • Temporizador global • Unidad de control Snoop (SCU) • 1 MB de caché L2 I/D unificada, compartida por dos/cuatro núcleos • Dos interfaces de bus Master AXI (64 bits) de salida de caché L2 • Frecuencia del núcleo (incluida la caché Neon y L1) según la Tabla 6. • Coprocesador NEON MPE — Arquitectura de procesamiento de medios SIMD — Archivo de registro NEON con registros de propósito general de 32x64 bits — Pipeline de ejecución NEON Integer (ALU, Shift, MAC) — Pipeline de ejecución de punto flotante de precisión simple NEON (FADD, FMUL) — Pipeline de carga/almacenamiento y permutación NEON El sistema de memoria de nivel SoC consta de los siguientes componentes adicionales: • ROM de arranque, incluido HAB (96 KB) • RAM interna multimedia / compartida de acceso rápido (OCRAM, 512 KB) • RAM segura/no segura (16 KB) • Interfaces de memoria externa: — canales DDR3-1066, DDR3L-1066 y 1/2 LPDDR2-800 de 16 bits, 32 bits y 64 bits, compatibles con el modo de entrelazado DDR, para doble x32 LPDDR2 — NAND-Flash de 8 bits, incluido el soporte para MLC/SLC sin procesar, tamaño de página de 2 KB, 4 KB y 8 KB, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ y otros. BCH ECC de hasta 40 bits. — Flash NOR de 16/32 bits. Todos los pines EIMv2 se multiplexan en otras interfaces. — PSRAM de 16/32 bits, RAM celular Cada i.MX procesador 6DualPlus/6QuadPlus permite las siguientes interfaces con dispositivos externos (algunos de ellos están multiplexados y no están disponibles simultáneamente): • Unidades de disco duro: SATA II, 3,0 Gbps • Pantallas: un total de cinco interfaces disponibles. La velocidad total de píxeles sin procesar de todas las interfaces es de hasta 450 Mpixels/seg, 24 bpp. Hasta cuatro interfaces pueden estar activas en paralelo. — Un puerto de pantalla paralelo de 24 bits, hasta 225 Mpixels/s (por ejemplo, WUXGA a 60 Hz o HD1080 dual y WXGA a 60 Hz) — Puertos serie LVDS: un puerto de hasta 170 Mpixels/s (por ejemplo, WUXGA a 60 Hz) o dos puertos de hasta 85 MP/s cada uno — Puerto HDMI 1.4 — MIPI/DSI, dos carriles a 1 Gbps
— Puerto de cámara paralela (hasta 20 bits y hasta 240 MHz de pico): puerto de cámara serie MIPI CSI-2, que admite hasta 1000 Mbps/carril en modo de 1/2/3 carriles y hasta 800 Mbps/carril en modo de 4 carriles. El núcleo del receptor CSI-2 puede administrar un carril de reloj y hasta cuatro carriles de datos. Cada i.MX procesador 6DualPlus/6QuadPlus tiene cuatro carriles. • Tarjetas de expansión: — Cuatro puertos de tarjeta MMC/SD/SDIO que admiten: – Especificaciones del modo de transferencia de 1 bit o 4 bits para tarjetas SD y SDIO hasta el modo UHS-I SDR-104 (104 MB/s máx.) – Especificaciones del modo de transferencia de 1 bit, 4 bits u 8 bits para tarjetas MMC de hasta 52 MHz en los modos SDR y DDR (104 MB/s máx.) • USB: — Un USB 2.0 OTG de alta velocidad (HS) (hasta 480 Mbps), con HS USB PHY integrado — Tres hosts USB 2.0 (480 Mbps): – Un host HS con PHY de alta velocidad integrada – Dos hosts HS con USB PHY integrado de alta velocidad entre chips (HS-IC) • Puerto PCI Express de expansión (PCIe) v2.0 de un carril — Complejo de modo dual PCI Express (Gen 2.0), soportando operaciones complejas de raíz y operaciones de punto final. Utiliza la configuración x1 PHY. • IPs e interfaces diversas: — Bloque SSI capaz de soportar frecuencias de muestreo de audio de hasta 192 kHz entradas y salidas estéreo con modo I2 S — ESAI es capaz de soportar frecuencias de muestreo de audio de hasta 260 kHz en modo I2S con salidas multicanal 7.1 — Cinco UART, de hasta 5,0 Mbps cada uno: – Proporciona interfaz RS232 – Admite el modo multipunto RS485 de 9 bits – Uno de los cinco UART (UART1) admite 8 hilos, mientras que los otros cuatro admiten 4- alambre. Esto se debe a la limitación de SoC IOMUX, ya que todas las IP de UART son idénticas. — Cinco eCSPI (Enhanced CSPI) — Tres I2C, compatibles con 400 kbps — Controlador Gigabit Ethernet (compatible con IEEE1588), 10/100/10001 Mbps — Cuatro moduladores de ancho de pulso (PWM) — Controlador JTAG del sistema (SJC) — GPIO con capacidades de interrupción — Puerto de teclado 8x8 (KPP) — Formato de interconexión digital Sony Philips (SPDIF), Rx y Tx — Dos redes de área de controlador (FlexCAN), 1 Mbps cada una
— Dos temporizadores de vigilancia (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) proporciona interfaz a la mayoría de las redes (150 Mbps) Los procesadores i.MX 6DualPlus/6QuadPlus integran una unidad de administración de energía avanzada y controladores: • Proporcionar PMU, incluidos los suministros LDO, para los recursos en el chip • Utilice el sensor de temperatura para monitorear la temperatura del troquel • Admite técnicas DVFS para modos de baja potencia • Utilice la retención de estado del software y la compuerta de energía para ARM y MPE • Admite varios niveles de modos de energía del sistema • Uso Esquema de control de compuerta de reloj flexible Los procesadores i.MX 6DualPlus/6QuadPlus utilizan aceleradores de hardware dedicados para cumplir con el rendimiento multimedia deseado. El uso de aceleradores de hardware es un factor clave para obtener un alto rendimiento con bajos consumos de energía, al tiempo que se tiene el núcleo de la CPU relativamente libre para realizar otras tareas. Los procesadores i.MX 6DualPlus/6QuadPlus incorporan los siguientes aceleradores de hardware: • VPU: unidad de procesamiento de vídeo • IPUv3H: unidad de procesamiento de imágenes versión 3H (2 IPU) • GPU3Dv6: unidad de procesamiento de gráficos 3D (OpenGL ES 3.0) versión 6 • GPU2Dv3: unidad de procesamiento de gráficos 2D (BitBlt) versión 3 • GPUVG: unidad de procesamiento de gráficos OpenVG 1.1 • 4 x PRE: motor de precarga y resolución • 2 x PRG: junta de precarga y resolución • ASRC: convertidor de frecuencia de muestreo asíncrono Las funciones de seguridad están habilitadas y aceleradas por el siguiente hardware: • Armar TrustZone incluyendo la arquitectura TZ (separación de interrupciones, mapeo de memoria, etc.) • SJC: controlador JTAG del sistema. Proteger JTAG de los ataques de puertos de depuración regulando o bloqueando el acceso a las funciones de depuración del sistema. • CAAM: módulo de aceleración y garantía criptográfica, que contiene 16 KB de RAM segura y generador de números verdaderos y pseudoaleatorios (certificado por NIST) • SNVS: almacenamiento seguro no volátil, incluido el reloj seguro en tiempo real • CSU: unidad central de seguridad. Mejora para el módulo de identificación de circuitos integrados (IIM). Se configurará durante el arranque y por eFUSEs y determinará el modo de operación del nivel de seguridad, así como la política TZ. • A-HAB (Advanced High Assurance Boot): HABv4 con las nuevas mejoras integradas: SHA-256, clave RSA de 2048 bits, mecanismo de control de versiones, arranque en caliente, CSU e inicialización de TZ