FS32K146HFT0MLQT NXP

FS32K146HFT0MLQT NXP
FS32K146HFT0MLQT NXP
FS32K146HFT0MLQT NXP
FS32K146HFT0MLQT NXP

FS32K146HFT0MLQT NXP

Disponible
FS32K146HFT0MLQT NXP


• Características de funcionamiento
– Rango de voltaje: 2.7 V a 5.5 V
– Rango de temperatura ambiente: -40 °C a 105 °C para el modo HSRUN, -40 °C a 150 °C para el modo RUN
• Núcleo Arm™ Cortex-M4F/M0+, CPU de 32 bits
– Soporta hasta 112 MHz de frecuencia (modo HSRUN) con 1,25 Dhrystone MIPS por MHz
– Arm Core basado en la arquitectura Armv7 y Thumb-2® ISA
– Procesador de señal digital (DSP) integrado
– Controlador de interrupciones vectorial anidado configurable (NVIC)
– Unidad de punto flotante de precisión única (FPU)
• Interfaces de reloj
– Oscilador externo rápido (SOSC) de 4 - 40 MHz con reloj de entrada cuadrado externo de hasta 50 MHz DC en modo de reloj externo
– Oscilador RC interno rápido de 48 MHz (FIRC)
– Oscilador RC interno lento de 8 MHz (SIRC)
– Oscilador de baja potencia (LPO) de 128 kHz
– Bucle de bloqueo en fase del sistema (SPLL) de hasta 112 MHz (HSRUN)
– Hasta 20 MHz TCLK y 25 MHz SWD_CLK
– Reloj externo de contador en tiempo real de 32 kHz (RTC_CLKIN)
•Gestión de energía
– Núcleo Arm Cortex-M4F/M0+ de baja potencia con excelente eficiencia energética
– Controlador de administración de energía (PMC) con múltiples modos de energía: HSRUN, RUN, STOP, VLPR y VLPS.
Nota: Las escrituras/borradas CSEc (Seguridad) o EEPROM activarán indicadores de error en modo HSRUN (112 MHz) porque este caso de uso no puede ejecutarse simultáneamente. El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar escrituras/borrado CSEc (Seguridad) o EEPROM.
– Activación del reloj y funcionamiento de baja potencia soportado en periféricos específicos.
• Memoria e interfaces de memoria
– Hasta 2 MB de memoria flash de programa con ECC
– FlexNVM de 64 KB para memoria flash de datos con emulación ECC y EEPROM.
Nota: Las escrituras/borrados CSEc (Seguridad) o EEPROM activarán indicadores de error en modo HSRUN (112 MHz) porque este caso de uso no puede ejecutarse simultáneamente. El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar escrituras/borrado CSEc (Seguridad) o EEPROM.
– SRAM de hasta 256 KB con ECC
– Hasta 4 KB de FlexRAM para su uso como emulación SRAM o EEPROM
– Hasta 4 KB de caché de código para minimizar el impacto en el rendimiento de las latencias de acceso a la memoria
– QuadSPI con soporte HyperBus™
• Analógico de señal mixta
– Hasta dos convertidores de analógico a digital (ADC) de 12 bits con hasta 32 entradas analógicas de canal por módulo
– Un comparador analógico (CMP) con convertidor digital a analógico (DAC) interno de 8 bits
• Funcionalidad de depuración
– Serial Wire JTAG Debug Port (SWJ-DP) combina
– Depurar punto de vigilancia y seguimiento (DWT)
– Macrocelda de trazas de instrumentación (ITM)
– Unidad de interfaz de puerto de prueba (TPIU)
– Flash Patch and Breakpoint (FPB) Unit
• Interfaz hombre-máquina (HMI)
– Hasta 156 pines GPIO con funcionalidad de interrupción
– Interrupción no enmascarable (NMI)
") }))

Consejos para obtener cotizaciones precisas de los proveedores. Por favor, incluya lo siguiente en su consulta:
1. Información personal o comercial
2. Proporcionar la solicitud del producto con gran detalle
3. Consulta de MOQ, precio unitario, etc.




Asegúrese de que su información de contacto sea correcta. Su mensaje se enviará directamente a los destinatarios y no se mostrará públicamente. Nunca distribuiremos ni venderemos su información personal a terceros sin su permiso expreso.